2026.10.14 · 유튜브 · 인포마켓 강용운

CXMT의 4F²은 무엇인가 위협이 되나 - 인포마켓 강용운 대표

유튜브 원문 보기 별의순간 텔레 요약 바로가기 분석 기준 보기

유형
유튜브
날짜
2026.10.14
강연자/작성자
인포마켓 강용운
분석 주제
미지정
자료 길이
전사문 6,472자
1

문서 전체 조망

핵심 구조

4F²는 새 공식이 아니라, 양산 난도가 남은 D램 셀 축소 방식이다

CXMT의 4F² D램 성공·연말 제품 계획 발표가 삼성전자와 SK하이닉스의 주가 하락으로 이어진 상황을 두고, 이 자료는 구조와 공정 난도를 풀어 본다.

셀 면적을 줄이는 설계와 실제로 싸게·안정적으로 많이 만드는 일은 다르므로, 발표를 곧바로 경쟁력 역전으로 읽지 말아야 한다는 문제의식이다.

CXMT의 발표는 제품 계획까지 말했지만 양산 단계는 비어 있다

  • CXMT는 4F² 방식의 D램 기술 성공과 연말 제품 출시를 말했지만, 양산인지 시범 생산인지는 밝히지 않았다.
  • 작성자는 처음 듣는 용어가 중국의 기술 추월 신호처럼 받아들여졌으나, 4F² 자체는 삼성전자도 준비해 온 다음 단계의 구조라고 짚는다.

D램은 1T1C 셀의 면적을 줄이는 싸움이다

  • D램은 트랜지스터 하나와 커패시터 하나로 이루어진 1T1C 셀에 정보를 저장하며, 워드라인과 비트라인이 이를 제어한다.
  • 셀의 가로·세로 공간을 뜻하는 F를 줄여 8F²에서 6F²로 간 것은 방 크기와 선폭을 함께 줄이는 과정으로 설명된다.

4F²는 선폭 한계를 피해 부품을 위로 올리는 2층 구조다

  • 4F²에서는 비트라인을 매립하고 채널을 세우며 커패시터를 위로 올려 같은 셀을 더 촘촘히 배치한다.
  • 선폭을 더 줄이기 어려운 조건에서 공간을 평면이 아니라 위아래로 쓰는 방식이며, 이후의 3D D램으로 가는 전단계라는 설명이다.

핵심은 구조의 이름이 아니라 접점·본딩·수율의 양산 경험이다

  • 주변 회로를 따로 만든 뒤 웨이퍼끼리 붙이는 하이브리드 본딩, 여러 접점의 응력, 수직 채널의 안정성은 실제 공정에서 해결해야 할 문제다.
  • 작성자는 오래된 특허와 설계 아이디어가 곧 양산을 뜻하지 않으며, 비용과 수율은 생산 경험·장비 운용·인력 노하우가 쌓여야 판단할 수 있다고 본다.
ANALYSIS VIEW사건별 사실과 작성자의 판단, 지속 정보를 나누어 읽기
2
발생·예정 사건과 출처별 관점

이슈 분석

이 자료가 이슈의 어떤 사실을 다루고, 작성자가 무슨 결론을 어떤 근거로 내렸는지 원문에 붙여 읽습니다.

발생발표·발생 후발생월 26-10

26-10 CXMT의 4F² D램 구조와 출시 계획 발표

작성자의 핵심 판단

작성자는 CXMT의 발표를 양산 실증보다 기술 확보를 내세운 선언으로 본다. 공정 난도와 비용을 고려하면 이것만으로 시장의 큰 위협이 되지는 않을 것이라는 평가다.

근거 보기 2
  1. 원문 구간 1

    그 개수가 뭐 H뱀 같은 경우는 웨이프 한 장 전체로 1천만 개내 되는데 여기는 몇 개인지는 모르겠지만 잘 파야 되거든요. 이렇게 요렇게 해서 잘 이렇게 본딩을 해야 됩니다. 그 어려움이 있고요. 2번 3분은 응력 이런 것들이 굉장히 미세하게 작용을 하죠. 그리고 수직으로 세웠지 않습니까? 수직으로 세우면은 이제 이게 웨이퍼 공정을 하다가 보면 어 여러 가지 이제 항물질이 희발되면서 마을 때 여러 가지 이제 힘이 발생하거든요. 응력이라든가 그러면요 기둥이 넘어질 수도 있잖아요. 그래서 굉장히 예민해진다고요. 공증 자체가 삼성이 2028년 2029년 뭐 이걸 하겠다고 이야기한 것도 그동안에 이런 문제를 계속 들여다 보면서 고민을 해 왔기 때문이죠. 됐으면 벗어했겠죠. 그래서 이런 문제가 있기 때문에 실제로 양산이 될지 안 될지는 모르는 거거든요. CXMT가 이야기하는 거는 일종에 우리가 이걸 기술을 확보를 했다라는 선언적인 의미의 다름 아니다. 이렇게 보시면 됩니다. 어 그래서 이게 시장이 위협이 되느냐 저는 별로 되지 않을 것 같고 어 더더군자나 선폭을 줄이지 못하는 상황에서 입체적으로 만들었을 때 단가만 더 올리지 않을까 이런 생각을 합니다. 제가 리포트를 드렸는데 그거 다 읽어 보시면 되고요.

  2. 원문 구간 2

    아까 말씀드린요 한 칸. 여기 보시면은 수직으로 이렇게 되어 있죠. 그다음 돼 있고 요게 워드라인이고 이게 비트라인이라고 말씀드렸는데 요렇게 된게 요거지 않습니까? 딱 여기까지 딱 여기까지. 요게 이제 2f고 세로가 2f니까 곱해서 4f제곱이잖아요. 그래서 여기 비어져 있지 않습니까? 딱 여기까지가 2f고요. 또 요렇게 옆으로에서도 2f 돼 가지고 딱 그렇게 그려 놓았죠. 2f, 2F, 4F² 이렇게 됐습니다. 요렇게 설명을 드려야 아, 이게 보통 난도가 아니구나 이해를 하셔서 결국에는 비용 문제, 수 문제로 하는 겁니다. 결국 안묵지가 작용을 해서 누가 더 많은 생산 경험을 하느냐, 누가 최첨단 장비를 잘 이해하고 또 그거를 실제로 운용하는 인력들이 노하우로 쌓느냐 그 싸움이거든요. 단시일에 될 수 있는 문제가 아닌데 요런 거를 잘 모르니까 야, 새로운게 뭔가 개발되었나 보다. 뭐 새로운 공식이 개발되었나 보다. 야, 큰일났다. 이렇게 생각하시면 안 된다.이 차원에서 강력하게 좀 오늘은 설명을 드렸습니다. 충분히 이해하셨으라고 믿고 업무이 되는 거는 제가 무료로 리포트를 텔레그램으로 올려 드렸으니까 그거 보셔 가지고 참조하시면 되겠습니다. 네. 감사합니다.

이 자료에서 다룬 사실

이 자료는 CXMT가 4F²라는 방식으로 D램 기술에 성공했고 연말쯤 제품을 내놓겠다고 말했으나, 양산인지 시범 생산인지는 명확히 하지 않았다고 전한다.

근거 보기 1
  1. 원문 구간 1

    [261014] CXMT의 4F²은 무엇인가 위협이 되나 - 인포마켓 강용운 대표 인포마켓 강용운 안녕하세요. 인포마켓 강용훈 대표입니다. 중국의 CXMT가 큰 소리를 치고 있거든요. 4F제곱이라는 새로운 어떤 양식으로 디램을 만드는데 성공을 했다. 연말쯤 돼서 제품을 내놓을 거다. 양산인지 시범 생산인지는 명확하게 하진 않았는데 기술 성공했다. 이런 식으로 이야기를 하고 있죠. 이런 것들 하고 이제 서구권의 시각하고 결합되면서 삼성전자하고 SK 한니스가 급락을 했는데요. 많은 사람들이 4F 제곱은 처음 들어봤을 겁니다. 요게 삼성전자도 이미 오래 전부터 준비하고 있는 건데 완디 다음에 도입하려고 하는 거거든요. 그래서 요거 다음에는 이제 3D 디램으로 갑니다. 3D 디램을 하기 위해서라도 4F 제곱을 어 해야 되는 거죠. 이거는 이미 삼성도 준비를 하고 있는 건데 딱 내놓으니까 많은 사람들이 처음 듣는 용어잖아요. 그래서 야 이게 뭐 중국이 이제 기술 다 따라왔나 보다. 우리보다 나은 것 아니냐 이런 식으로 투매를 하면서 디램이 빠졌는데 이쪽에 코미디 같은 일이죠. 이게 특허가 나온지가 20년 훨씬 더 됐고요. 대만에서 특허를 냈죠. 그리고 또 이론적 기반은 일본에서 또 냈기 때문에 20년 30년 전부터 이렇게 하자라고 아이디어는 나왔는데 그동안 안 된 이유가 있겠죠.

이 자료에서 다룬 실제 시장 반응

작성자는 이 발표가 서구권의 시각과 결합하면서 삼성전자와 SK하이닉스 주가가 급락했고, 처음 듣는 용어에 대한 투매가 있었다고 말한다.

근거 보기 1
  1. 원문 구간 1

    [261014] CXMT의 4F²은 무엇인가 위협이 되나 - 인포마켓 강용운 대표 인포마켓 강용운 안녕하세요. 인포마켓 강용훈 대표입니다. 중국의 CXMT가 큰 소리를 치고 있거든요. 4F제곱이라는 새로운 어떤 양식으로 디램을 만드는데 성공을 했다. 연말쯤 돼서 제품을 내놓을 거다. 양산인지 시범 생산인지는 명확하게 하진 않았는데 기술 성공했다. 이런 식으로 이야기를 하고 있죠. 이런 것들 하고 이제 서구권의 시각하고 결합되면서 삼성전자하고 SK 한니스가 급락을 했는데요. 많은 사람들이 4F 제곱은 처음 들어봤을 겁니다. 요게 삼성전자도 이미 오래 전부터 준비하고 있는 건데 완디 다음에 도입하려고 하는 거거든요. 그래서 요거 다음에는 이제 3D 디램으로 갑니다. 3D 디램을 하기 위해서라도 4F 제곱을 어 해야 되는 거죠. 이거는 이미 삼성도 준비를 하고 있는 건데 딱 내놓으니까 많은 사람들이 처음 듣는 용어잖아요. 그래서 야 이게 뭐 중국이 이제 기술 다 따라왔나 보다. 우리보다 나은 것 아니냐 이런 식으로 투매를 하면서 디램이 빠졌는데 이쪽에 코미디 같은 일이죠. 이게 특허가 나온지가 20년 훨씬 더 됐고요. 대만에서 특허를 냈죠. 그리고 또 이론적 기반은 일본에서 또 냈기 때문에 20년 30년 전부터 이렇게 하자라고 아이디어는 나왔는데 그동안 안 된 이유가 있겠죠.

그렇게 판단한 이유

4F²는 셀 부품을 위아래로 옮기고 하이브리드 본딩과 여러 접점을 더하는 구조여서, 본딩의 리세션·접점의 응력·수직 채널의 안정성 같은 공정 문제가 남는다고 설명한다. 특허와 아이디어가 오래전부터 있었는데도 실제 도입이 어려웠다는 점도 근거로 든다.

근거 보기 3
  1. 원문 구간 1

    이게 방 사이즈를 줄이는데 연구를 많이 해 왔겠죠. 그래서 이번에 자신있게 이야기를 하는 건데요. 4f제곱은 뭐냐면 더 작게 만든 거라고요. 여기는 그래도 보시면 어 좀 간격이 좀 있잖아요. 근데 요렇게 바짝 붙여 버리면 정말 수막힐 정도로 간격이 없지 않습니까? 요렇게 하기 위해서는 어떻게 해야 되느냐? 할 수 없습니다. 방 사이즈는 정해져 있으니까 다락방을 만들어야죠. 세간사리가 다 못 들어가잖아요. 그래서 2층방으로 만들어 버리는 거라고요. 입체하로 가는 전단계다. 나중에 3D 디램으로 가면은 입체가 굉장히 아파트처럼 다다닥 쌓아 올려졌는데 그 정도는 아니지만 그래도 2층방을 만들어서 세간사리를 줄이겠다. 이런 이야기입니다. 기술로는 선폭을 줄일 수가 없으니까. 선이 위치한이 공간 공간을 줄인게 4F제곱이라고요. 삼성전자도 지금 하고 있는데 뭐가 문제냐? 이게 특허는 2, 30년 됐는데 왜 이거를 안 하냐? 어렵거든요. 뭐가 어렵냐? 개념은 어려운게 아니고요. 실제 공정에서 좀 여러 가지 난점이 발생한다고 합니다. 아, 여기 보시면은 이게 이제 6F에서 있을 법한 어, 그거거든요. 여기가 아까 말씀드렸던 게이터고요. 여기가 커패시트고 여기가 비트 라인입니다. 그리고 W이라고 적어 놓은 거는 워드 라인인데요 게이트 위를 그려 놓았지만 실제요 위를 간통해서 지나가거든요.이 게이트를.

  2. 원문 구간 2

    그리고 제가 설명을 안 드렸지만 어 요거는요. 원래이 디램 할 때 세일 트랜지스터가 있고요. 패리 트랜지스터라는게 있습니다. 두 개가 하나로 돼 가지고 사실은 디램에 동작을 하는 건데 요거는 셀 트랜지스터만 제가 그려 놓은 거거든요. 패리 트랜지스터는 뭐냐면 셀 트랜지스터를 보자하는 역할을 합니다. 주변에 있는 거죠. 근데 그거를 지금 4F 제곱을 하면 놓을 자리가 없으니까 아예 별도로 만들어서 하이브리드 본딩을 해야 됩니다. 그래서 여기 보시면 HB 본딩이라고 적어 놓았죠.요 흰 부분이 페리 트랜지스터예요. 그리고요 위에 부분 다 셀 트랜지스터거든요. 요걸 이대로 그대로 가져온 거죠. 그래서 하이브리드 본딩이 한 번 들어가고 이거 1번 그다음에요 접점 2번요 접점 3번이 들어가기 때문에 물론 2번하고 3번은 전공정에서 하는 공정이어서 본딩하고는 관계가 없는데 1번은 본딩하고 관계가 있잖아요. 다 만든 다음에 웨이퍼대 웨이퍼로 붙여 버립니다. 이게 이제 W2W 하이브리드 본딩이 되겠죠. 그래서 하이브리드 본딩하고 2번, 3번에 공정이 들어가기 때문에 여러 가지 문제가 발생을 합니다. 뭐 하이브리드 본딩은 잘 아시다시피 디싱 문제라고 해서 리세션이라고 하죠. 약간 운푹 들어간 그거를 어떻게 잘 파느냐 굉장히 많죠.

  3. 원문 구간 3

    그 개수가 뭐 H뱀 같은 경우는 웨이프 한 장 전체로 1천만 개내 되는데 여기는 몇 개인지는 모르겠지만 잘 파야 되거든요. 이렇게 요렇게 해서 잘 이렇게 본딩을 해야 됩니다. 그 어려움이 있고요. 2번 3분은 응력 이런 것들이 굉장히 미세하게 작용을 하죠. 그리고 수직으로 세웠지 않습니까? 수직으로 세우면은 이제 이게 웨이퍼 공정을 하다가 보면 어 여러 가지 이제 항물질이 희발되면서 마을 때 여러 가지 이제 힘이 발생하거든요. 응력이라든가 그러면요 기둥이 넘어질 수도 있잖아요. 그래서 굉장히 예민해진다고요. 공증 자체가 삼성이 2028년 2029년 뭐 이걸 하겠다고 이야기한 것도 그동안에 이런 문제를 계속 들여다 보면서 고민을 해 왔기 때문이죠. 됐으면 벗어했겠죠. 그래서 이런 문제가 있기 때문에 실제로 양산이 될지 안 될지는 모르는 거거든요. CXMT가 이야기하는 거는 일종에 우리가 이걸 기술을 확보를 했다라는 선언적인 의미의 다름 아니다. 이렇게 보시면 됩니다. 어 그래서 이게 시장이 위협이 되느냐 저는 별로 되지 않을 것 같고 어 더더군자나 선폭을 줄이지 못하는 상황에서 입체적으로 만들었을 때 단가만 더 올리지 않을까 이런 생각을 합니다. 제가 리포트를 드렸는데 그거 다 읽어 보시면 되고요.

원문에서 직접 연결한 대상CXMTD램 산업
3
사실·구조, 해석·전망, 시점 관찰, 판단 방법

지식·관점

사건 밖에서도 다시 참고하거나 다른 자료와 비교할 가치가 있는 내용을 대상과 반복 가능한 논점으로 묶습니다.

사실·구조D램 셀 면적 축소와 4F² 구조주 대상 · 기술·제품 · D램

D램 셀은 8F²·6F²에서 4F²로 갈 때 무엇을 바꾸며, 왜 면적을 줄일 수 있는가?

이 자료가 더한 내용

D램 셀은 트랜지스터 하나와 커패시터 하나로 저장을 수행하는 1T1C 구조이며, 워드라인은 게이트를 열고 비트라인은 데이터 저장을 지시한다고 설명한다. 8F²와 6F²는 선폭과 셀 간격을 줄이는 방식이고, 4F²는 비트라인을 매립하고 채널과 커패시터를 위로 올려 2층 구조로 공간을 줄이는 방식으로 제시한다.

근거 보기 5
  1. 원문 구간 1

    굉장히 어렵습니다. 일단 요거를 좀 설명을 들으시면 대충 이제이 CXMT 이야기가 선언적인 건지 실체를 가지고 있는 건지 판단을 내리실 수 있겠죠. 우리가 이제 연산에 한 단위를 셀이라고 하잖아요.이 디램의 셀은요T완시라고 외우시면 됩니다. 트랜지스터 하나에다가 커패시티 하나로 되어 있거든요. 어 실제 기록은 이제 커패시티에서 이렇게 저장을 하는 거고요. 그다음에 이제 저장하는 거를 돕는 보조의 역할을 트랜지스터에서 하는 거죠. S램은 어떻게 되느냐? 트랜지스터가 여섯 개가 필요하거든요. 그게 디램은 구조가 S램보다는 굉장히 간단합니다. 간단하니까 면적을 작게 차지하니까 이게 주종으로 쓰인 거죠. 기록 매체예요. 이게 그니까 썼다 지웠다를 반복해야 되는 단점이 있습니다만 어쨌든 어 1T1c 구조로 돼서 굉장히 간단하다고요. 이게 커페시터는 디램이 트랜지스터 있잖아요. 거기에 딱 굴뚝 올려져 있습니다. 이렇게 굴뚝 모양이 항상 있어 가지고 그게 좀 만들기가 어렵지 구조는 간단하다 이렇게 아시면 되고요. 이제 저장을 하기 위해서는 몇 가지 이제 장체가 필요한데 예 트랜지스터는 여러분 사과 모양처럼 돼 있는 게이트가 있지 않습니까? 항상요 보시면은 뭐 SK 하이닉스나 삼성전자 홈페이지 들어가 보시면 소스 드레인 게이트 항상 그 딱 나와 있잖아요.

  2. 원문 구간 2

    이삭 모양으로 돼 있는게 게이트인데이 전지가 이제 표면으로 흐를 때 요거를 닫았다 열었다 할 수 있는 일종의 수도꼭지죠. 게이트. 워드라인은 뭐냐면이 게이트를 간통하는 이쪽에 선입니다. 선. 그래서 문을 열어라고 명령을 내리는 거죠. 많은 게이트를 동시에 지나가죠. 그래서 라인이라고 이름 붙인 건데이 워드 라인이라고 합니다. 그다음에 이제 비트라인은 뭐냐면 데이터를 저장해라. 이렇게 명령을 내리는 거죠. 그래서 워드라인하고 비트라인이 서로 협력을 해 가지고 트랜지스터와 여기 붙어 있는 커패스터요 두 가지를 이용해서 기록을 저장하는게 디램 구조죠.에 그런데 예전에는 이제 이게 선폭이라고 있거든요. F. F는 이제 피처 라인이라고 하는 건데 지금 뭐 선폭이 뭐 10나니 11나이 12나니 하지 않습니까? 여기 보시면은이 가로로 빨간색으로 돼 있는게 워드 라인이고요. 세로로 돼 있는게 비트 라인입니다. 이게 위에서 내려봤으니까 교차해서 만나는 것처럼 돼 있지만 실제로 교차하지는 않아요. 요거를 보시면요 모눈 칸이 여기 하나 둘 셋네 개가 돼 있고 위로 두 개가 돼 있으니까 총 여덟 개잖아요. 그래서 8f제곱이라고 하는 겁니다. 여기는 왜 비워져 있냐? 요거만 있냐? 그거는 정밀도의 한계 때문에 좀 간격을 둬야 되는 거죠. 요거하고 요거하고 간격을 둬야 되고 빨간 것과 빨간 거의 간격을 둬야 되는 거예요.

  3. 원문 구간 3

    그래서 워드라인하고 비트라인 구성을 해서 요게 딱 하나의 디램의 셀을 구성한다 이겁니다. 간단하게 그려 놓은 거니까 추상화된 그림이라고 보시면 되겠죠. 요거를 작게 만드는게 이때까지 업체의 꿈이었잖아요. 작아야 전력도 더 소모시키고 성능이 고성능화 되는 거니까 항상 반도체는 작게 만드는게 꿈이었죠. 그런데 작게 만들려면 선을 줄이면 되잖아요. 피처 라인을 줄이면 되는 건데. 그러니까 워드 라인도 얇게 하고 비트라인도 얇게 하면 자동적으로 작게 되겠죠. 그런 방향이 하나가 있고요.이 모는 칸을 적게 줄이자는 거죠. 그래서 2007년 이후에는 이게 됐습니다. 6F제곱 요렇게 돼서 가로 세 칸이고 보이지는 않으시겠지만 요게 몸으로 된 칠판이거든요. 그래서 세로로 두 칸이어서 여섯 칸이 되는 겁니다. 요것보다 요게 좀 줄었죠. 그러니까 방법은 두 가지예요. 그러니까 방 사이즈를 줄이는게 8f제곱에서 6F제곱으로 가는 거고요. 방 사이즈를 줄임과 동시에 야, 너 다이어트해. 좀 가혹하지만 살 빼. 이래 가지고 어떻게든 좀 방을 넓게 써 보겠다고 하는게에 라인을 줄이는 거죠. 라인 줄이는게 더 어렵다 이런게 직관문적으로 오시죠. 지금 CXMT 입장에서는 EUV 장비를 도입을 못 하니까 DUV 장비 가지고 지금 선을 만들지 않습니까? 선을 줄이는 거는 불가능하다 이거예요.

  4. 원문 구간 4

    이게 방 사이즈를 줄이는데 연구를 많이 해 왔겠죠. 그래서 이번에 자신있게 이야기를 하는 건데요. 4f제곱은 뭐냐면 더 작게 만든 거라고요. 여기는 그래도 보시면 어 좀 간격이 좀 있잖아요. 근데 요렇게 바짝 붙여 버리면 정말 수막힐 정도로 간격이 없지 않습니까? 요렇게 하기 위해서는 어떻게 해야 되느냐? 할 수 없습니다. 방 사이즈는 정해져 있으니까 다락방을 만들어야죠. 세간사리가 다 못 들어가잖아요. 그래서 2층방으로 만들어 버리는 거라고요. 입체하로 가는 전단계다. 나중에 3D 디램으로 가면은 입체가 굉장히 아파트처럼 다다닥 쌓아 올려졌는데 그 정도는 아니지만 그래도 2층방을 만들어서 세간사리를 줄이겠다. 이런 이야기입니다. 기술로는 선폭을 줄일 수가 없으니까. 선이 위치한이 공간 공간을 줄인게 4F제곱이라고요. 삼성전자도 지금 하고 있는데 뭐가 문제냐? 이게 특허는 2, 30년 됐는데 왜 이거를 안 하냐? 어렵거든요. 뭐가 어렵냐? 개념은 어려운게 아니고요. 실제 공정에서 좀 여러 가지 난점이 발생한다고 합니다. 아, 여기 보시면은 이게 이제 6F에서 있을 법한 어, 그거거든요. 여기가 아까 말씀드렸던 게이터고요. 여기가 커패시트고 여기가 비트 라인입니다. 그리고 W이라고 적어 놓은 거는 워드 라인인데요 게이트 위를 그려 놓았지만 실제요 위를 간통해서 지나가거든요.이 게이트를.

  5. 원문 구간 5

    그러니까 비트라인하고 워드 라인이 딱 이렇게 돼 있죠. 그래서 이렇게 신호는 가서 여기 저장되는 그런 형태로 되고요. 요건 채널이라고 제가 적어 놓았는데 채널이라고 할 때는 신호의 어떤 전송의 의미를 부여하는 거고 실제로는 뭐 트랜지스터 이렇게 생각하시면 되겠죠. 채널 트랜지스터 이렇게 생각하시면 되고 이게 6F제곱이면 4F²곱으로 가려면 어떻게 해야 되냐? 줄여야 되잖아요. 간격을 어떻게 했냐? 여기 보시면 요거하고 컨택 포인트가 두 군데가 있거든요. 여기 보시면 비트라인하고요.요 채널이하고 컨택하는게 있고 커페터 위에 컨택하는 포인트가 두 군데가 있습니다. 접점은 항상 두 군데가 있거든요. 그럼 어떻게 해야 되냐? 요로 옮기는데 접점을 유지하려면 요거를 이렇게 눕혀 가지고 어 매립했다고 해요. 비트 라인을. 그래서 여기 접점이 하나 만들어지죠. 그다음에 요거를 올립니다. 채널 위로. 그래서 접점이 또 하나 만들어지거든요. 채널은 넓덕하게 누워 있던 거를 바짝 세우는 거죠. 그러면이 공간이 학 주잖아요. 넓어졌던 게. 학 주니까 4F²곱이 가능한 거죠. 그리고이 커패터도요 위에 올려 버렸지 않습니까? 그러니까 보시면은 2층으로 올려 버린 거죠. 그리고이 비트 라인은 아예 장판으로 깔아 버린 거고요. 그렇게 해서 어 워드 라인은 어떻게 되면 옆으로 지나가는 거거든요.이 문제는요 접점이 생긴다는 거죠.

해석·전망4F² D램의 양산 난도와 비용주 대상 · 기술·제품 · D램관련 대상 · 기업·종목 · CXMT

4F² 구조는 왜 개념 설명과 별개로 실제 양산에서 공정 경험과 비용 검증을 요구하는가?

이 자료가 더한 내용

작성자는 4F²에서 주변 회로를 별도로 만든 뒤 웨이퍼 대 웨이퍼 하이브리드 본딩을 하고, 접점과 수직 채널에서 리세션·응력·구조 안정성 문제가 생긴다고 설명한다. 결국 누가 더 많은 생산 경험, 장비 이해, 운용 인력의 노하우를 쌓느냐의 문제이며 단기간에 해결되기 어렵고 입체화가 단가를 높일 수도 있다는 해석이다.

근거 보기 3
  1. 원문 구간 1

    그리고 제가 설명을 안 드렸지만 어 요거는요. 원래이 디램 할 때 세일 트랜지스터가 있고요. 패리 트랜지스터라는게 있습니다. 두 개가 하나로 돼 가지고 사실은 디램에 동작을 하는 건데 요거는 셀 트랜지스터만 제가 그려 놓은 거거든요. 패리 트랜지스터는 뭐냐면 셀 트랜지스터를 보자하는 역할을 합니다. 주변에 있는 거죠. 근데 그거를 지금 4F 제곱을 하면 놓을 자리가 없으니까 아예 별도로 만들어서 하이브리드 본딩을 해야 됩니다. 그래서 여기 보시면 HB 본딩이라고 적어 놓았죠.요 흰 부분이 페리 트랜지스터예요. 그리고요 위에 부분 다 셀 트랜지스터거든요. 요걸 이대로 그대로 가져온 거죠. 그래서 하이브리드 본딩이 한 번 들어가고 이거 1번 그다음에요 접점 2번요 접점 3번이 들어가기 때문에 물론 2번하고 3번은 전공정에서 하는 공정이어서 본딩하고는 관계가 없는데 1번은 본딩하고 관계가 있잖아요. 다 만든 다음에 웨이퍼대 웨이퍼로 붙여 버립니다. 이게 이제 W2W 하이브리드 본딩이 되겠죠. 그래서 하이브리드 본딩하고 2번, 3번에 공정이 들어가기 때문에 여러 가지 문제가 발생을 합니다. 뭐 하이브리드 본딩은 잘 아시다시피 디싱 문제라고 해서 리세션이라고 하죠. 약간 운푹 들어간 그거를 어떻게 잘 파느냐 굉장히 많죠.

  2. 원문 구간 2

    그 개수가 뭐 H뱀 같은 경우는 웨이프 한 장 전체로 1천만 개내 되는데 여기는 몇 개인지는 모르겠지만 잘 파야 되거든요. 이렇게 요렇게 해서 잘 이렇게 본딩을 해야 됩니다. 그 어려움이 있고요. 2번 3분은 응력 이런 것들이 굉장히 미세하게 작용을 하죠. 그리고 수직으로 세웠지 않습니까? 수직으로 세우면은 이제 이게 웨이퍼 공정을 하다가 보면 어 여러 가지 이제 항물질이 희발되면서 마을 때 여러 가지 이제 힘이 발생하거든요. 응력이라든가 그러면요 기둥이 넘어질 수도 있잖아요. 그래서 굉장히 예민해진다고요. 공증 자체가 삼성이 2028년 2029년 뭐 이걸 하겠다고 이야기한 것도 그동안에 이런 문제를 계속 들여다 보면서 고민을 해 왔기 때문이죠. 됐으면 벗어했겠죠. 그래서 이런 문제가 있기 때문에 실제로 양산이 될지 안 될지는 모르는 거거든요. CXMT가 이야기하는 거는 일종에 우리가 이걸 기술을 확보를 했다라는 선언적인 의미의 다름 아니다. 이렇게 보시면 됩니다. 어 그래서 이게 시장이 위협이 되느냐 저는 별로 되지 않을 것 같고 어 더더군자나 선폭을 줄이지 못하는 상황에서 입체적으로 만들었을 때 단가만 더 올리지 않을까 이런 생각을 합니다. 제가 리포트를 드렸는데 그거 다 읽어 보시면 되고요.

  3. 원문 구간 3

    아까 말씀드린요 한 칸. 여기 보시면은 수직으로 이렇게 되어 있죠. 그다음 돼 있고 요게 워드라인이고 이게 비트라인이라고 말씀드렸는데 요렇게 된게 요거지 않습니까? 딱 여기까지 딱 여기까지. 요게 이제 2f고 세로가 2f니까 곱해서 4f제곱이잖아요. 그래서 여기 비어져 있지 않습니까? 딱 여기까지가 2f고요. 또 요렇게 옆으로에서도 2f 돼 가지고 딱 그렇게 그려 놓았죠. 2f, 2F, 4F² 이렇게 됐습니다. 요렇게 설명을 드려야 아, 이게 보통 난도가 아니구나 이해를 하셔서 결국에는 비용 문제, 수 문제로 하는 겁니다. 결국 안묵지가 작용을 해서 누가 더 많은 생산 경험을 하느냐, 누가 최첨단 장비를 잘 이해하고 또 그거를 실제로 운용하는 인력들이 노하우로 쌓느냐 그 싸움이거든요. 단시일에 될 수 있는 문제가 아닌데 요런 거를 잘 모르니까 야, 새로운게 뭔가 개발되었나 보다. 뭐 새로운 공식이 개발되었나 보다. 야, 큰일났다. 이렇게 생각하시면 안 된다.이 차원에서 강력하게 좀 오늘은 설명을 드렸습니다. 충분히 이해하셨으라고 믿고 업무이 되는 거는 제가 무료로 리포트를 텔레그램으로 올려 드렸으니까 그거 보셔 가지고 참조하시면 되겠습니다. 네. 감사합니다.

4

시간흐름대로 모든 내용을 살려 정리

시간흐름대로 모든 내용을 살려 정리

1
CXMT의 4F² 발표와 시장의 반응

안녕하세요. 중국의 CXMT가 4F²라는 새로운 방식으로 D램을 만드는 데 성공했고 연말쯤 제품을 내놓겠다고 큰소리를 치고 있습니다. 양산인지 시범 생산인지는 명확하지 않은데, 서구권의 시각과 결합하면서 삼성전자와 SK하이닉스가 급락했어요. 처음 듣는 용어니까 중국이 기술을 다 따라왔고 우리보다 나은 것 아니냐며 투매가 나왔는데, 이쪽에 코미디 같은 일이죠. 삼성도 오래전부터 준비해 왔고, 4F² 다음에는 3D D램으로 가야 하거든요. 특허와 이론적 아이디어도 20~30년 전부터 있었는데 그동안 안 된 이유가 있습니다. 굉장히 어렵습니다.

2
D램 셀의 기본인 1T1C

이 설명을 들으면 CXMT 이야기가 선언적인지 실체가 있는지 대충 판단하실 수 있겠죠. D램의 셀은 1T1C라고 외우시면 됩니다. 트랜지스터 하나에 커패시터 하나예요. 실제 기록은 커패시터에서 저장하고 트랜지스터는 저장을 돕습니다. SRAM은 트랜지스터가 여섯 개나 필요하지만 D램은 구조가 간단하고 면적을 적게 차지하니까 주종 기록 매체로 쓰인 거죠. 썼다 지웠다를 반복해야 하는 단점은 있지만, 커패시터가 트랜지스터 위에 굴뚝처럼 올라간 구조라고 생각하시면 됩니다.

3
게이트·워드라인·비트라인이 기록을 움직이는 방식

저장하려면 장치가 더 필요합니다. 게이트는 전기가 표면으로 흐를 때 닫았다 열었다 하는 수도꼭지 같은 것이고, 워드라인은 그 게이트를 관통하는 선이에요. 문을 열라고 명령하는 거죠. 비트라인은 데이터를 저장하라고 명령합니다. 워드라인과 비트라인이 협력해 트랜지스터와 커패시터를 움직이는 게 D램 구조입니다. 위에서 보면 교차하는 것처럼 보여도 실제로 만나지는 않습니다.

4
8F²에서 6F²로, 방과 선을 함께 줄여 왔다

선폭 F는 피처 라인입니다. 빨간 워드라인과 세로 비트라인 사이에 정밀도 한계 때문에 간격을 두면 한 셀이 8F²가 됩니다. 업체의 꿈은 이걸 작게 만드는 것이죠. 작아야 전력도 줄고 성능도 높아지니까요. 선을 얇게 만드는 방향도 있고, 모눈칸 자체를 줄이는 방향도 있습니다. 2007년 이후 6F²로 간 것은 방 사이즈를 줄인 것이고, 방을 줄이는 동시에 선도 다이어트시키는 셈입니다. 그런데 선을 줄이는 쪽이 더 어렵죠. CXMT는 EUV를 못 쓰고 DUV로 선을 만들기 때문에 선폭 축소가 어렵다는 맥락에서 방 사이즈를 줄이는 연구를 해 온 겁니다.

5
4F²는 다락방을 만드는 발상

4F²는 더 작게 만드는 겁니다. 그런데 간격을 바짝 붙이면 숨 막힐 정도로 공간이 없어지잖아요. 방 사이즈는 정해져 있으니까 다락방을 만들어야죠. 세간살이가 다 못 들어가니까 2층방으로 만드는 겁니다. 완전한 3D D램처럼 아파트를 다닥다닥 쌓는 것은 아니지만, 선폭을 줄일 수 없는 대신 선이 있던 공간을 줄이는 입체화의 전단계예요. 삼성도 하고 있는데, 특허가 20~30년 됐는데 왜 안 했느냐고요? 개념이 아니라 실제 공정에서 여러 난점이 생기기 때문입니다.

6
비트라인을 눕혀 묻고 채널과 커패시터를 올린다

6F²에서 4F²로 가려면 접점을 유지하면서 간격을 줄여야 합니다. 비트라인과 채널, 커패시터 위에 접점이 두 군데 있는데, 비트라인을 눕혀 매립하면 하나의 접점이 생기고 채널을 위로 세우면 또 하나가 생깁니다. 넓적하게 누웠던 채널을 세우니 공간이 확 줄죠. 커패시터도 위로 올려 2층으로 만들고 비트라인은 장판처럼 깔며, 워드라인은 옆으로 지나가게 합니다. 바로 이 접점들이 문제의 시작입니다.

7
주변 회로를 떼어 내는 하이브리드 본딩

제가 그림에는 셀 트랜지스터만 그렸지만 D램은 이를 보좌하는 페리 트랜지스터도 함께 동작합니다. 4F²에서는 둘 다 놓을 자리가 없으니 페리 트랜지스터를 별도로 만들어 하이브리드 본딩을 해야 됩니다. 흰 부분이 페리 트랜지스터, 위쪽이 셀 트랜지스터고, 다 만든 웨이퍼를 웨이퍼끼리 붙이는 W2W 하이브리드 본딩이 들어갑니다. 본딩 하나와 접점 두 개가 결합되니 공정에서 여러 문제가 발생합니다.

8
본딩의 미세한 오차와 수직 구조의 응력

하이브리드 본딩은 디싱, 리세션이라고 하는 약간 움푹 들어간 부분을 얼마나 잘 다루느냐가 어렵습니다. HBM은 웨이퍼 한 장 전체에 1천만 개쯤 되는 구조를 잘 파서 정확히 붙여야 하죠. 여기에 접점 쪽 응력이 아주 미세하게 작용합니다. 채널을 수직으로 세우면 웨이퍼 공정 중 여러 힘이 생길 때 기둥이 넘어질 수도 있어 공정이 굉장히 예민해진다고요. 삼성이 2028년, 2029년쯤 하겠다고 한 것도 이런 문제를 계속 들여다봤기 때문일 겁니다.

9
CXMT 발표를 양산 실증으로 읽기 어려운 이유

됐으면 벌써 했겠죠. 이런 문제가 있으니 실제 양산이 될지는 모르는 겁니다. CXMT가 말한 것은 우리가 이 기술을 확보했다는 선언적인 의미에 가깝다고 보시면 됩니다. 그래서 이게 시장의 위협이 되느냐, 저는 별로 그렇지 않을 것 같고 선폭을 줄이지 못하는 상황에서 입체적으로 만들면 단가만 더 올라갈 수도 있다고 생각합니다. 그림을 입체적으로 보면 올라간 커패시터, 수직 채널, 옆으로 지나가는 게이트와 비트라인이 십자처럼 교차하지만 실제로 만나지 않는 구조입니다. 워드라인은 게이트를 제어하고, 비트라인을 통해 커패시터에 0과 1이 저장됩니다.

10
결국 비용·수율·노하우의 싸움

가로 2F와 세로 2F를 곱하면 4F²입니다. 이렇게 설명드려야 아, 이게 보통 난도가 아니구나 이해하시죠. 결국 비용 문제, 수율 문제로 가는 겁니다. 누가 더 많은 생산 경험을 하느냐, 누가 최첨단 장비를 잘 이해하고 실제 운용 인력의 노하우를 쌓느냐의 싸움이에요. 단시일에 될 문제가 아닌데 새로운 공식이 개발됐다고 큰일 났다고 생각하시면 안 됩니다. 이 차원에서 오늘 강력하게 설명드렸고, 무료 리포트는 텔레그램에 올려뒀으니 참조하시면 되겠습니다. 감사합니다.

5

그럼에도 빠진내용 정리

잡담·곁다리 내용
  • 잡담, 화면 설명, 불확실한 표현을 무작정 버리지 않는다.
생략 기록
  • 아직 작성 전. 실제 작성 후 압축·생략한 내용을 기록한다.

그럼에도 빠진내용 정리

압축/생략
셀·게이트·워드라인·비트라인의 관계, 8F²·6F²·4F²의 면적 설명, 4F²의 적층 방식과 본딩·응력 문제를 흐름 순서에 맞춰 회수했다. 화면 도식의 정확한 색상·배치는 원문 전사만으로 검증할 수 없어 재현하지 않았다.
잡담/운영
말미의 텔레그램 무료 리포트 안내는 원문 흐름의 마무리로 남겼다. 작성자가 언급한 별도 리포트 내용은 현재 원문에 없으므로 분석 근거로 확장하지 않았다.
전사 오류 가능성
자동 전사의 '셀 트랜지스터', '페리 트랜지스터', '커패시터', '리세션' 등 일부 용어에는 오인식 가능성이 있다. CXMT의 양산·시범 생산 구분과 실제 출시·양산 여부도 원문에서 명확하지 않아 확정하지 않았다.
원문 확인

document_work_runner prepare가 입력 원문을 수정 없이 보존했다.