SK하이닉스의 3D D램 로드맵 공개
작성자의 핵심 판단
작성자는 3D D램에서 셀과 주변 회로를 나누어 조립할 경우, 어느 쪽이 첨단 패키징을 맡는지가 메모리 업체의 부가가치 방어를 가를 핵심이라고 본다.
근거 보기 1
- 원문 구간 1
자, 이런 의문을 가지기 시작한 거죠. 그러면 메모리의 구조적 변화와 멀티플 리팅 이게 맞는 거냐? 그냥 TSMC가 하나 더 침묵이 장착한 거 아니냐. 자, 요런 생각을 가질 수가 있겠죠. 특히나 이제 이번에 SK 하이닉스가 3D 디램에 대해서 이제 로드맵을 이야기를 했는데 여기서 이제 그런 이야기를 합니다. 이제는 세일하고 데이터 세일을 저장하는 거하고 패링 주변 회로를 별도로 만들어서 조립하겠다. 자, 이런 이야기를 합니다. 그럼 당연히 셀은 메모리 회사가 하는 거고요. 자, 이게 패리를 TSMC에서 이제 한다라는 거죠. 자, 그러면 이거 HBM처럼 결국 부과가치는 TSMC한테 가는 거 아니냐? 자, 요런 고민이었는데 자, 제가 생각하기에 여기서 핵심의 키는 첨단 패키징인 거 같습니다. 첨단 패키징. 그러니까 TSMC가 3D 디램을 페리를 하려면 결국 저는 웨이퍼투 웨이퍼 웨이퍼투 웨이퍼 하이브리드 본딩이 필요하다라고 생각하거든요. 하이브리드 본딩 기술이 필요한데 자 이거를 TSMC의 SIC로 해 버리냐? 요거 이제 3D 패키징이죠. 아니면 SK 하이닉스가 기존에 자기네들이 가지고 있는 MR 머프나이어서 지금 하이브리드 본딩을 또 개발 중이잖아요. 자, 이걸 통해서 패키징을 직접 하느냐. 자, 그러니까 페리 웨이퍼를 사 와서 직접 패키징하느냐 아니면 SK닉스가 세일 웨이퍼만 TSMC를 보내서 조립하느냐 이거에 따라서 부과 가치가 어디 쪽으로 쏠릴지가 되게 중요해질 거다라는 생각입니다.
이 자료에서 다룬 사실
이 자료는 SK하이닉스가 3D D램 로드맵에서 데이터를 저장하는 셀과 주변 회로를 별도로 만들어 조립하겠다고 언급했다고 전한다.
근거 보기 1
- 원문 구간 1
자, 이런 의문을 가지기 시작한 거죠. 그러면 메모리의 구조적 변화와 멀티플 리팅 이게 맞는 거냐? 그냥 TSMC가 하나 더 침묵이 장착한 거 아니냐. 자, 요런 생각을 가질 수가 있겠죠. 특히나 이제 이번에 SK 하이닉스가 3D 디램에 대해서 이제 로드맵을 이야기를 했는데 여기서 이제 그런 이야기를 합니다. 이제는 세일하고 데이터 세일을 저장하는 거하고 패링 주변 회로를 별도로 만들어서 조립하겠다. 자, 이런 이야기를 합니다. 그럼 당연히 셀은 메모리 회사가 하는 거고요. 자, 이게 패리를 TSMC에서 이제 한다라는 거죠. 자, 그러면 이거 HBM처럼 결국 부과가치는 TSMC한테 가는 거 아니냐? 자, 요런 고민이었는데 자, 제가 생각하기에 여기서 핵심의 키는 첨단 패키징인 거 같습니다. 첨단 패키징. 그러니까 TSMC가 3D 디램을 페리를 하려면 결국 저는 웨이퍼투 웨이퍼 웨이퍼투 웨이퍼 하이브리드 본딩이 필요하다라고 생각하거든요. 하이브리드 본딩 기술이 필요한데 자 이거를 TSMC의 SIC로 해 버리냐? 요거 이제 3D 패키징이죠. 아니면 SK 하이닉스가 기존에 자기네들이 가지고 있는 MR 머프나이어서 지금 하이브리드 본딩을 또 개발 중이잖아요. 자, 이걸 통해서 패키징을 직접 하느냐. 자, 그러니까 페리 웨이퍼를 사 와서 직접 패키징하느냐 아니면 SK닉스가 세일 웨이퍼만 TSMC를 보내서 조립하느냐 이거에 따라서 부과 가치가 어디 쪽으로 쏠릴지가 되게 중요해질 거다라는 생각입니다.
그렇게 판단한 이유
작성자는 셀은 메모리 업체가 만들고 주변 회로는 TSMC가 맡게 될 수 있다는 구도에서, 셀 웨이퍼만 보내 조립할지 주변 회로 웨이퍼를 받아 직접 패키징할지에 따라 부가가치의 귀속이 달라진다고 설명한다.
근거 보기 1
- 원문 구간 1
자, 이런 의문을 가지기 시작한 거죠. 그러면 메모리의 구조적 변화와 멀티플 리팅 이게 맞는 거냐? 그냥 TSMC가 하나 더 침묵이 장착한 거 아니냐. 자, 요런 생각을 가질 수가 있겠죠. 특히나 이제 이번에 SK 하이닉스가 3D 디램에 대해서 이제 로드맵을 이야기를 했는데 여기서 이제 그런 이야기를 합니다. 이제는 세일하고 데이터 세일을 저장하는 거하고 패링 주변 회로를 별도로 만들어서 조립하겠다. 자, 이런 이야기를 합니다. 그럼 당연히 셀은 메모리 회사가 하는 거고요. 자, 이게 패리를 TSMC에서 이제 한다라는 거죠. 자, 그러면 이거 HBM처럼 결국 부과가치는 TSMC한테 가는 거 아니냐? 자, 요런 고민이었는데 자, 제가 생각하기에 여기서 핵심의 키는 첨단 패키징인 거 같습니다. 첨단 패키징. 그러니까 TSMC가 3D 디램을 페리를 하려면 결국 저는 웨이퍼투 웨이퍼 웨이퍼투 웨이퍼 하이브리드 본딩이 필요하다라고 생각하거든요. 하이브리드 본딩 기술이 필요한데 자 이거를 TSMC의 SIC로 해 버리냐? 요거 이제 3D 패키징이죠. 아니면 SK 하이닉스가 기존에 자기네들이 가지고 있는 MR 머프나이어서 지금 하이브리드 본딩을 또 개발 중이잖아요. 자, 이걸 통해서 패키징을 직접 하느냐. 자, 그러니까 페리 웨이퍼를 사 와서 직접 패키징하느냐 아니면 SK닉스가 세일 웨이퍼만 TSMC를 보내서 조립하느냐 이거에 따라서 부과 가치가 어디 쪽으로 쏠릴지가 되게 중요해질 거다라는 생각입니다.